CPLD Complex Programmable Logic Device ชิปวงจรรวม EPM9560ARC208-10

รายละเอียดสินค้า

EPM9560ARC208-10 SMD/SMT CPLD - อุปกรณ์ลอจิกที่ตั้งโปรแกรมได้ที่ซับซ้อน

คุณสมบัติ:

■ อุปกรณ์ลอจิกแบบตั้งโปรแกรมได้ (PLD) แบบ CMOS EEPROM ประสิทธิภาพสูงที่สร้างขึ้นบนสถาปัตยกรรม Multiple Array MatriX (MAX®) รุ่นที่สาม

■ 5.0-V ความสามารถในการตั้งโปรแกรมในระบบ (ISP) ผ่าน IEEE Std.1149.1 อินเตอร์เฟส Joint Test Action Group (JTAG)

■ วงจรทดสอบการสแกนขอบเขต (BST) ของ JTAG ในตัวที่สอดคล้องกับมาตรฐาน IEEE Std.1149.1-1990

■ ตระกูลอุปกรณ์ลอจิกแบบตั้งโปรแกรมได้ที่สามารถลบความหนาแน่นสูง (EPLD) ได้ตั้งแต่ 6,000 ถึง 12,000 เกทที่ใช้งานได้ (ดูตารางที่ 1)

■ ความล่าช้าลอจิกแบบพินต่อพิน 10 ns พร้อมความถี่ตัวนับสูงถึง 144 MHz

■ สอดคล้องกับข้อกำหนดเฉพาะของ PCI Local Bus ของ Special Interest Group (PCI SIG) ที่เชื่อมต่อระหว่างอุปกรณ์ต่อพ่วง การแก้ไข 2.2

■ มาโครเซลล์เอาต์พุตคู่สำหรับการใช้ลอจิกแบบผสมผสานและที่ลงทะเบียนอย่างอิสระ

■ FastTrack® Interconnect เพื่อความล่าช้าในการเชื่อมต่อที่รวดเร็วและคาดเดาได้

■ การลงทะเบียนอินพุต/เอาท์พุตด้วยความชัดเจนและเปิดใช้งานนาฬิกาบนพิน I/O ทั้งหมด

■ การควบคุมอัตราการหมุนเอาท์พุตที่ตั้งโปรแกรมได้เพื่อลดเสียงรบกวนจากสวิตช์

■ การทำงานของอินเทอร์เฟซ MultiVolt™ I/O ทำให้อุปกรณ์สามารถเชื่อมต่อกับอุปกรณ์ 3.3-V และ 5.0-V

■ การกระจายเงื่อนไขผลิตภัณฑ์ตัวขยายที่กำหนดค่าได้ โดยอนุญาตให้มีข้อกำหนดผลิตภัณฑ์สูงสุด 32 รายการต่อมาโครเซลล์

■ โหมดประหยัดพลังงานที่ตั้งโปรแกรมได้สำหรับการลดพลังงานมากกว่า 50% ในแต่ละเซลล์มาโคร