MT61K256M32JE-14-A 8gb EMMC หน่วยความจำแฟลช Dram Controller IC GDDR6 8G 256MX32

รายละเอียดสินค้า

MT61K256M32JE-14: DRAM ดั้งเดิม GDDR6 8G 256MX32 FBGA การจัดเก็บข้อมูลหน่วยความจำ

คุณสมบัติ

• VDD = VDDQ = 1.35V ±3%, 1.25V ±3% และ 1.20V –2%/+3%

• VPP = 1.8V –3%/+6%

• อัตราข้อมูล: 12 Gb/s, 14 Gb/s, 16 Gb/s

• 2 ช่องแยกอิสระ (x16)

• การกำหนดค่าโหมด x16/x8 และ 2-channel/pseudo channel (PC) ที่รีเซ็ต

• อินเทอร์เฟซแบบปลายเดี่ยวต่อช่องสัญญาณสำหรับคำสั่ง/ที่อยู่ (CA) และข้อมูล

• อินพุตนาฬิกาดิฟเฟอเรนเชียล CK_t/CK_c สำหรับ CA ต่อ 2 ช่อง

• หนึ่งอินพุตนาฬิกาดิฟเฟอเรนเชียล WCK_t/WCK_c ต่อช่องสัญญาณสำหรับข้อมูล (DQ, DBI_n, EDC)

• คำสั่ง/ที่อยู่อัตราข้อมูลสองเท่า (DDR) (CK)

• ข้อมูล Quad data rate (QDR) และ double data rate (DDR) (WCK) ขึ้นอยู่กับความถี่ในการทำงาน

• สถาปัตยกรรมการดึงข้อมูลล่วงหน้า 16n พร้อม 256 บิตต่อการเข้าถึงแบบอ่านหรือเขียนอาร์เรย์

• ธนาคารภายใน 16 แห่ง

• 4 กลุ่มธนาคารสำหรับ tCCDL = 3tCK และ 4tCK

• เวลาแฝงในการอ่านที่ตั้งโปรแกรมได้

• เวลาในการตอบสนองของ WRITE ที่ตั้งโปรแกรมได้

• เขียนฟังก์ชัน data mask ผ่าน CA bus ที่มีความละเอียดระดับ single และ double byte

• การผกผันของบัสข้อมูล (DBI) และการผกผันของบัส CA (CABI)

• อินพุต/เอาต์พุต PLL

• การฝึกบัส CA: การตรวจสอบอินพุตของ CA ผ่านสัญญาณ DQ/ DBI_n/EDC

• การฝึกนาฬิกา WCK2CK พร้อมข้อมูลเฟสผ่านสัญญาณ EDC

• การฝึกอบรมการอ่านและเขียนข้อมูลผ่านการอ่าน FIFO (ความลึก = 6)

• อ่าน/เขียนความสมบูรณ์ของการรับส่งข้อมูลที่ปลอดภัยโดยการตรวจสอบความซ้ำซ้อนแบบวนซ้ำ

• เวลาแฝง CRC READ ที่ตั้งโปรแกรมได้

• เวลาแฝง CRC WRITE ที่ตั้งโปรแกรมได้

• รูปแบบการถือ EDC ที่ตั้งโปรแกรมได้สำหรับ CDR

• โหมด RDQS บนหมุด EDC