รายละเอียดสินค้า:
|
|
สถานที่กำเนิด: | ต้นฉบับ |
---|---|
ชื่อแบรนด์: | original |
ได้รับการรับรอง: | ISO9001:2015standard |
หมายเลขรุ่น: | A3P250-PQG208I |
การชำระเงิน:
|
|
จำนวนสั่งซื้อขั้นต่ำ: | 10PCS |
ราคา: | Contact us to win best offer |
รายละเอียดการบรรจุ: | มาตรฐาน |
เวลาการส่งมอบ: | 1-3 วันทำการ |
เงื่อนไขการชำระเงิน: | L/C, T/T, Western Union, Paypal |
สามารถในการผลิต: | 10000 ชิ้น / เดือน |
ข้อมูลรายละเอียด |
|||
รูปแบบการติดตั้ง: | SMD/SMT | แพ็คเกจ / เคส: | PQFP-208 |
---|---|---|---|
บรรจุภัณฑ์: | ถาด | จำนวนประตู: | 250000 |
ประเภทสินค้า: | FPGA - Field Programmable Gate Array | หน่วยความจำทั้งหมด: | 36864 บิต |
แสงสูง: | A3P250-PQG208I ลอจิกไอซีแบบตั้งโปรแกรมได้,ไอซีลอจิกแบบตั้งโปรแกรมได้แบบไม่มีตะกั่ว,อาร์เรย์เกทเกตที่ตั้งโปรแกรมได้ของฟิลด์ FPGA |
รายละเอียดสินค้า
A3P250-PQG208I Programmable Logic ICs FPGA Field Programmable Gate Array A3P250-PQG208I ตะกั่วฟรี
คุณสมบัติและประโยชน์
ความจุสูง
• 15 K ถึง 1 M ระบบเกตส์
• SRAM แบบ True Dual-Port สูงสุด 144 Kbit
• เทคโนโลยีแฟลชรีโปรแกรมได้สำหรับผู้ใช้ I/O สูงสุด 300 รายการ
• 130 นาโนเมตร, โลหะ 7 ชั้น (6 ทองแดง), กระบวนการ CMOS ที่ใช้แฟลช
• สนับสนุนทันทีที่ระดับ 0
• โซลูชั่นชิปเดียว
• คงการออกแบบโปรแกรมไว้เมื่อปิดเครื่องประสิทธิภาพสูง
• ประสิทธิภาพของระบบ 350 MHz
• 3.3 V, 66 MHz 64-Bit PCI† การเขียนโปรแกรมในระบบ (ISP) และความปลอดภัย
• ISP ใช้การถอดรหัสมาตรฐานการเข้ารหัสขั้นสูง (AES) บนชิป 128 บิต (ยกเว้นอุปกรณ์ ProASIC®3 ที่เปิดใช้งาน ARM®) ผ่าน JTAG (ตามมาตรฐาน IEEE 1532)† • FlashLock® เพื่อรักษาความปลอดภัยเนื้อหา FPGA พลังงานต่ำ
• แรงดันไฟหลักสำหรับพลังงานต่ำ
• รองรับ 1.5 V-Only Systems
• สวิตช์แฟลชอิมพีแดนซ์ต่ำ ลำดับชั้นการกำหนดเส้นทางประสิทธิภาพสูง
• การแบ่งส่วน การกำหนดเส้นทางแบบลำดับชั้นและโครงสร้างนาฬิกา
I/O ขั้นสูง
• 700 Mbps DDR, I/O ที่รองรับ LVDS (A3P250 ขึ้นไป)
• 1.5 V, 1.8 V, 2.5 V และ 3.3 V การทำงานแรงดันไฟฟ้าผสม
• รองรับแรงดันไฟฟ้าของแหล่งจ่ายไฟช่วงกว้างต่อ JESD8-B ทำให้ I/O ทำงานได้ตั้งแต่ 2.7 V ถึง 3.6 V
• แรงดันไฟฟ้า I/O ที่เลือกได้ของธนาคาร—สูงสุด 4 ช่องต่อชิป
• มาตรฐาน I/O แบบปลายเดียว: LVTTL, LVCMOS 3.3 V / 2.5 V / 1.8 V / 1.5 V, 3.3 V PCI / 3.3 V PCI-X† และอินพุต LVCMOS 2.5 V / 5.0 V
• มาตรฐาน I/O ที่แตกต่างกัน: LVPECL, LVDS, B-LVDS และ M-LVDS (A3P250 ขึ้นไป) • รีจิสเตอร์ I/O บนเส้นทางอินพุต เอาต์พุต และการเปิดใช้งาน • I/O แบบ Hot-Swappable และ Cold Sparing‡
• อัตราสลูว์เอาท์พุตที่ตั้งโปรแกรมได้† และความแรงของไดรฟ์
• ดึงขึ้น/ลงอ่อน
• การทดสอบการสแกนขอบเขต IEEE 1149.1 (JTAG)
• แพ็คเกจที่เข้ากันได้กับ Pin-Compatible ในวงจรปรับสภาพนาฬิกา ProASIC3 Family (CCC) และ PLL†
• บล็อก CCC หกบล็อก หนึ่งบล็อกพร้อม PLL . ในตัว
• Phase-Shift ที่กำหนดค่าได้ คูณ/หาร ความสามารถในการหน่วงเวลาและคำติชมจากภายนอก
• ช่วงความถี่อินพุตกว้าง (1.5 MHz ถึง 350 MHz) หน่วยความจำแบบฝัง†
• หน่วยความจำที่ไม่ลบเลือนของผู้ใช้ FlashROM 1 Kbit
• SRAM และ FIFO ที่มีบล็อก RAM 4,608 บิต Variable-Aspect-Ratio (องค์กร ×1, ×2, ×4, ×9 และ ×18)†
• รองรับ True Dual-Port SRAM (ยกเว้น ×18) ARM Processor ใน ProASIC3 FPGAs
• อุปกรณ์ M1 ProASIC3—ARM®Cortex®-M1 Soft Processor มีให้ใช้งานโดยมีหรือไม่มี Debug
ประเภทสินค้า: | FPGA - Field Programmable Gate Array |
A3P250 | |
- | |
151 อินพุต/เอาต์พุต | |
1.425 V | |
1.575 V | |
- 40 องศาเซลเซียส | |
+ 100 C | |
SMD/SMT | |
PQFP-208 | |
ถาด | |
ส่วนสูง: | 3.4 มม. |
ความยาว: | 28 มม. |
ความถี่ในการใช้งานสูงสุด: | 350 MHz |
ไวต่อความชื้น: | ใช่ |
จำนวนประตู: | 250000 |
อุปทานการดำเนินงานปัจจุบัน: | 30 mA |
แรงดันไฟที่ใช้งาน: | 1.5 V |
ประเภทสินค้า: | FPGA - Field Programmable Gate Array |
24 | |
หมวดหมู่ย่อย: | ไอซีลอจิกที่ตั้งโปรแกรมได้ |
หน่วยความจำทั้งหมด: | 36864 บิต |
ความกว้าง: | 28 มม. |
หน่วยน้ำหนัก: | 0.669609 ออนซ์ |
ป้อนข้อความของคุณ